Налагоджувальна плата CPLD на базі Altera MAX II EPM240

Опис 

CPLD або складні програмовані логічні пристрої схожі на FPGA, але менші за розміром. CPLD відомі своєю малою потужністю та недорогою збіркою. Використовують їх для створення цифрових схем, симуляції процесора або навіть створення ігор. Цей CPLD побудований на мікросхемі Altera EPM240T100C5N. Надає чотири глобальні тактові сигнали з двома тактовими частотами на кожен блок логічного масиву (LAB). Блок UFM до 8 Кбіт для енергонезалежного зберігання. Плата має кнопку включення/вимкнення та світлодіодний індикатор живлення.

Технічні характеристики

• Чіп - EPM240T100C5N;
• Напруга живлення – 5 В;
• Інтерфейс живлення – гніздо 5,5 x 2,1 мм;
• Живлення логічних рівнів – 3,3 В;
• Мікросхема живлення – AMS1117-3.3;
• Струм у режимі очікування - 25 мкА;
  
• Робоча частота – 150 МГц;
• Кварцовий резонатор – 50 МГц;
  
• Кількість логічних рівнів – 240;
• Вбудований інтерфейс JTAG;
• Для роботи необхідно - програмне забезпечення Quartus II ;
  
• Для прошивки необхідний – програматор USB Blaster;
• Габарити – 70 x 50 x H16 мм;
• Маса брутто – 22 г.